工作职责：

1. 与数字设计和后端团队合作，完善SoC芯片的可测试性（DFT）相关流程；
2. 利用Perl，TCL/Shell等开发EDA软件流程自动化脚本，配合完成后端CAD设计；
3. 与ATE团队和QA团队合作，提高芯片量产良率；

任职资格：

1. 2年以上的大型ASIC芯片的方法和流程实施经验
2. 2年以上使用Synopsys，Mentor或者Cadence相关DFT工具的经验
3. 擅长使用Perl，TCL或其他语言编写脚本
4. 具有AC / DC扫描插入，MBIST和JTAG的经验
5. 独立工作的能力
6. 良好的沟通能力