工作职责：

1. 参与芯片数字电路前端设计开发，协同算法工程师定义系统架构与模块划分；
2. 覆盖芯片设计全流程，包括系统架构分析、RTL编码、功能仿真验证、综合、功耗分析、时序分析、形式验证、DFT、FPGA原型验证及芯片测试支持；
3. 根据通信协议或数字信号处理算法需求，完成相关硬件模块的架构设计与RTL实现；
4. 与验证、后端、软件及系统团队紧密配合，确保设计质量、集成正确性及芯片整体性能；
5. 编写规范的概要设计、详细设计及验证文档，保证项目可追溯性与可维护性；
6. 参与芯片Bring-up及调试，协助解决测试及客户反馈中的前端相关问题。

任职资格：

1. 硕士及以上学历，电子工程、微电子、计算机、通信等相关专业；
2. 精通Verilog HDL，具备扎实的数字电路基础，熟悉芯片前端设计流程及常用EDA工具（仿真、综合、形式验证等）；
3. 熟悉C/C++语言，掌握Perl/Python/Shell等至少一种脚本语言；
4. 具备良好的文档编写习惯，能输出规范的概要和详细设计文档；
5. 良好的沟通协调能力，团队合作意识强，责任感强，具有进取精神；
6. 英语CET-6级及以上，能熟练阅读和撰写英文技术资料。

具备以下方向的相关实习或在校项目经历者优先：
1) 无线通信协议（如IEEE 802.11系列）或短距离无线通信相关硬件设计；
2) 数字信号处理、音频编解码或相关算法硬件实现；
3) 基带处理、调制解调或链路层控制相关模块设计；
4) 低功耗设计，或参与过芯片流片及测试相关课题。