工作职责：

1. 负责芯片从Netlist到GDS输出的后端设计工作；
2. Floor plan，IO plan，power plan 3. P&R 流程，Place，时钟树生成，布线，时序分析与修正；
3. 功耗分析，信号完整性分析。GDS输出与验证，DFM分析，寄生参数提取。

任职资格：

1. 硕士及以上学历，电子工程，微电子，计算机，通信等相关专业；
2. 熟悉布局布线、物理验证、静态时序分析、功耗分析，DFM分析，寄生参数提取等物理设计流程；
3. 熟练使用UNIX/LINUX操作系统，具备较好的TCL/Shell脚本编程能力；
4. 良好的团队精神，为人正直，工作态度端正，责任心强；
5. 熟悉IC Compiler/Encounter/Calibre/等物理设计工具的使用。

具备如下一至多项专业技能者优先：
a) 具有低功耗电路后端设计经验；
b) 具有22nm，55nm等及以下工艺流片经验；
c) 熟悉逻辑综合、DFT、STA等ASIC流程实现方法。